|
JEDEC 固態(tài)技術(shù)協(xié)會(huì )，全球微電子產(chǎn)業(yè)標準領(lǐng)導制定機構日前公布了廣為業(yè)界期待的DDR4（雙倍數據速率4）內存標準的關(guān)鍵屬性。 預計將于2012年中期發(fā)布的JEDEC DDR4內存標準與之前幾代的技術(shù)比較將會(huì )帶來(lái)顯著(zhù)的性能提升與能耗降低。 開(kāi)發(fā)中的DDR4標準將包含一系列的創(chuàng )新特性，支持高速操作以及從服務(wù)器、便攜式電腦、桌面PC到消費產(chǎn)品等多樣化的廣泛應用。該標準的速率、電壓以及架構等各項技術(shù)規格的設定都考慮到簡(jiǎn)化遷移并方便采用。 DDR4的電壓路線(xiàn)圖將保持VDDQ常數為1.2伏以便客戶(hù)遷移，并允許未來(lái)VDD供電電壓的降低。鑒于今后技術(shù)進(jìn)步的必然發(fā)生，DDR4標準將保持I/O接口電壓恒定，以便防止技術(shù)過(guò)早老化。 每個(gè)引腳的數據傳輸速率將達到每秒1.6千兆，隨時(shí)間的推移將提高到每秒3.2千兆的初始最高目標水平。鑒于DDR3最終突破了原本預計的每秒1.6千兆的峰值，因此未來(lái)DDR4可能會(huì )提出更高的傳輸速率水平。計劃中的其他功能特性包括DQ總線(xiàn)偽開(kāi)漏接口，2667兆赫及以及數據速率低擋模式，數據庫分組架構，內部生成的VrefDQ以及改進(jìn)的培訓模式。 DDR4的架構使用帶有數據庫分組的8n預取功能，包括使用2或4個(gè)可選數據庫分組。 該功能將使得DDR4內存設備在每一個(gè)單立的數據庫分組中進(jìn)行獨立的激活、讀取、寫(xiě)入或刷新等操作。 該設計理念將提高總體內存效率與帶寬，特別是使用較小的內存顆粒的時(shí)候。 開(kāi)發(fā)中的其他功能特性包括: • 三種數據帶寬選擇: x4, x8 and x16 • DDR4 (1.2V) 新型JEDEC POD12接口標準 • 時(shí)鐘與頻閃燈的差分信號 • 不同于以前DDR版本的新終止機制：在DDR4中，DQ總線(xiàn)將中止切換到VDDQ，即使VDD電壓隨時(shí)間衰減也可保持穩定。 • 名義與動(dòng)態(tài)ODT： ODT協(xié)議的改進(jìn)與新增的停車(chē)模式允許在不驅動(dòng)ODT引腳的條件下實(shí)現名義終止與動(dòng)態(tài)寫(xiě)入終止 • 8的突發(fā)長(cháng)度與4的突發(fā)突變 • 數據隱蔽 • DBI： 為便于降低功耗， 提高數據完整性，該功能告知DRAM應存儲真實(shí)的還是倒置的數據 • 新的數據總線(xiàn)CRC: 支持數據傳輸中的錯誤校驗 – 特別是在寫(xiě)入操作過(guò)程中與非ECC內存應用中。 • 新的 指令/地址總線(xiàn)CA奇偶校驗：為所有操作提供了驗證指令與地址傳輸鏈接完整性的低成本方法 • DLL 關(guān)閉模式支持 為了幫助理解及采用DDR4標準，JEDEC計劃在標準發(fā)布后舉辦DDR4技術(shù)研討會(huì )。 進(jìn)一步的信息會(huì )在該標準頒布時(shí)一同發(fā)布。 負責該標準制定的JEDEC JC-42.3分技術(shù)委員會(huì )主席舟•麥柯禮指出， “眾多存儲器件、系統、部件以及模組生產(chǎn)商正協(xié)同合作來(lái)完成DDR4標準。該標準將使下一代系統提高性能并降低功耗�！� 他還說(shuō)到, “JEDEC 歡迎全球各地所有感興趣的公司參加DDR4標準的開(kāi)發(fā)。 |
