|
作者：泛林集團 芯片封裝早已不再僅限于傳統意義上為獨立芯片提供保護和I/O擴展接口，如今有越來(lái)越多的封裝技術(shù)能夠實(shí)現多種不同芯片之間的互聯(lián)。先進(jìn)封裝工藝能提高器件密度并由此減小空間占用，這一點(diǎn)對于手機和自動(dòng)駕駛汽車(chē)等電子設備的功能疊加來(lái)說(shuō)至關(guān)重要。芯片封裝行業(yè)的發(fā)展使國際電氣電子工程師協(xié)會(huì )電子元件封裝和生產(chǎn)技術(shù)學(xué)會(huì )(IEEE-CPMT)意識到必須要拓展自身的技術(shù)范疇，并于2017年正式更名為國際電氣電子工程師協(xié)會(huì )電子封裝學(xué)會(huì )(IEEE- EPS)。 有一種先進(jìn)封裝技術(shù)被稱(chēng)為“晶圓級封裝”(WLP)，即直接在晶圓上完成集成電路的封裝程序。通過(guò)該工藝進(jìn)行封裝，可以制成與原裸片大小近乎相同的晶圓。早在2000年代末，英飛凌開(kāi)發(fā)的嵌入式晶圓級球柵陣列(eWLB)就是一種晶圓級封裝技術(shù)。目前有許多封測代工廠(chǎng)(OSAT)都在使用eWLB的變種工藝。具體來(lái)說(shuō)，eWLB封裝是指將檢驗合格的晶片正面朝下，放置在載體晶圓上并將兩者作為整體嵌入環(huán)氧樹(shù)脂模具。在模鑄重構晶片結構之后進(jìn)行“扇出型”封裝，在暴露的晶圓表面進(jìn)行重布線(xiàn)層工藝(RDLs)并植球，之后再將其切割成小塊即可獲得可供使用的芯片（圖1）。 
圖1：eWLB封裝流程 圖2展示的是其他結合晶圓級封裝的綜合性先進(jìn)封裝技術(shù)。 硅通孔技術(shù)(TSV)是指完全穿透硅基底的垂直互連。圖2展示的是基于硅中介層的硅通孔技術(shù)，即通過(guò)硅中介層實(shí)現高密度晶片與封裝層之間的電氣連接。該技術(shù)起初作為打線(xiàn)接合的替代方法而備受推廣，能夠在減小互聯(lián)長(cháng)度來(lái)優(yōu)化電阻的同時(shí)，通過(guò)多個(gè)晶片堆疊實(shí)現3D集成。
圖2：器件封裝示意圖 作為導電互聯(lián)技術(shù)的應用，重布線(xiàn)層的作用是重新分布連接至晶片焊盤(pán)I/O點(diǎn)位的電子線(xiàn)路，并且可以放置在單個(gè)晶片的一側或兩側。隨著(zhù)對帶寬和I/O點(diǎn)位需求的提升，重布線(xiàn)層的線(xiàn)寬和間距也需要不斷縮小。為了滿(mǎn)足這些要求，目前工藝上已采用類(lèi)似后段制程的銅鑲嵌技術(shù)來(lái)減小線(xiàn)寬，并通過(guò)銅柱代替傳統焊接凸點(diǎn)的方法來(lái)減小晶片間連接的間距。 先進(jìn)封裝技術(shù)還在持續發(fā)展，以滿(mǎn)足不斷提升的器件密度和I/O連接性能要求。近幾年出現的銅混合鍵合技術(shù)就是很好的例子，它的作用是直接將一個(gè)表面的銅凸點(diǎn)和電介質(zhì)連接至另一個(gè)主動(dòng)表面的相應區域，由此規避對凸點(diǎn)間距的限制。我們非常期待這些封裝技術(shù)上的創(chuàng )新能夠引領(lǐng)新一代電子產(chǎn)品的穩步發(fā)展。 |
